

Раздел 4.

Арифметические основы ЭВС

1

Тема 15. Операционные устройства целочисленной арифметики

1. Сумматоры.
2. Арифметико-логические устройства.
3. Двоичные умножители.

Сумматоры

2

- *Сумматор* – операционный узел, выполняющий арифметическое сложение кодов двух чисел
- Сумматоры имеют самостоятельное значение, а также являются ядром схем арифметико-логических устройств (АЛУ), реализующих ряд операций и являющихся непременной частью всех процессоров
- Наряду с сумматорами могут быть реализованы *вычитатели*, однако это почти никогда не делается, поскольку вычитание выполняется посредством сложения с применением дополнительных либо обратных кодов

Сумматоры

3

- Аппаратная сложность и быстродействие сумматора являются очень важными параметрами и поэтому разработано множество вариантов сумматоров, которые имеют разветвленную классификацию
- Основные типы сумматоров:
 - ▣ одноразрядный сумматор
 - ▣ сумматор для параллельных операндов с последовательным переносом

Сумматоры

4

- сумматор для параллельных операндов с параллельным переносом
- сумматор групповой структуры с цепным переносом
- сумматор групповой структуры с параллельным межгрупповым переносом
- сумматор с условным переносом
- накапливающий сумматор
- сумматор для последовательных операндов

Сумматоры

5

Одноразрядный сумматор

- Простейшим двоичным суммирующим элементом является *четвертьсумматор*
- Четвертьсумматор имеет два входа a и b для двух слагаемых и один выход S для суммы
- Реализуется с помощью элемента «сумма по модулю 2» («исключающее ИЛИ»)

Сумматоры

6

- Полусумматор имеет два входа a и b для двух слагаемых и два выхода: S – сумма, P – перенос
- Обозначением полусумматора служат буквы HS (half sum – полусумма)

$$S = \bar{a}b + a\bar{b} = a \oplus b$$



$$P = ab$$

a	b	P	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Сумматоры

7

- Из уравнений следует, что для реализации полусумматора требуется один элемент «исключающее ИЛИ» и один двухвходовый элемент И



Сумматоры

8

- Полный одноразрядный двоичный сумматор имеет
 - ▣ три входа: a_i и b_i для двух слагаемых и c_{i-1} для переноса из предыдущего (более младшего) разряда
 - ▣ два выхода: сумма S_i и перенос C_i в следующий (более старший) разряд

a_i	b_i	c_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Сумматоры

9

- Аналитические выражения логических функций суммы и переноса имеют вид:

$$S_i = \bar{a}_i \bar{b}_i c_{i-1} \vee \bar{a}_i b_i \bar{c}_{i-1} \vee a_i \bar{b}_i \bar{c}_{i-1} \vee a_i b_i c_{i-1},$$

$$C_i = a_i b_i \vee a_i c_{i-1} \vee b_i c_{i-1}.$$

- В базисе Шеффера эти функции выражаются следующим образом:

$$S_i = \overline{\bar{a}_i \bar{b}_i c_{i-1} \cdot \bar{a}_i b_i \bar{c}_{i-1} \cdot a_i \bar{b}_i \bar{c}_{i-1} \cdot a_i b_i c_{i-1}},$$

$$C_i = \overline{a_i b_i \cdot a_i c_{i-1} \cdot b_i c_{i-1}}.$$

Сумматоры

10


- Воспроизведение полученных формул на элементах двухступенчатой логики И-ИЛИ-НЕ приводит к применению элемента 2-2-2И-ИЛИ-НЕ для выработки сигнала переноса C_i и элемента 3-3-3-3И-ИЛИ-НЕ для сигнала суммы S_i
- Чаще используется решение, приводящее к некоторому сокращению аппаратной сложности схемы при сохранении минимальной задержки по цепи переноса. Идея этого решения состоит в использовании полученного уже значения C_i для получения S_i

$$S_i = \overline{C_i}(a_i \vee b_i \vee c_{i-1}) \vee a_i b_i c_{i-1}$$

Сумматоры

11

Схема одноразрядного сумматора




Сумматоры

12

□ Быстродействие одноразрядного сумматора оценивается задержками по шести трактам распространения сигналов:

- от входа a до выхода суммы
- от входа a до выхода переноса
- от входа b до тех же выходов
- от входа переноса до выхода переноса
- от входа переноса до выхода суммы



□ Так как тракты от обоих слагаемых обычно одинаковы, то остаются четыре задержки, отмеченные надписями t_{as} , t_{ac} , t_{cs} и t_{cc}


Сумматоры

13

- Используя обозначения для полусумматора, выражения для суммы и переноса можно преобразовать также следующим образом:

$$\left. \begin{aligned} S &= (\bar{a}b + a\bar{b})p + (\bar{a}\bar{b} + ab)p = S' \bar{p} + \bar{S}' p \\ P &= ab + \bar{a}bp + a\bar{b}p = ab + S'p = P' + P'' \end{aligned} \right\}$$

- Из этих выражений следует, что полный сумматор может быть реализован на двух полусумматорах и одном двухвходовом элементе ИЛИ



Сумматоры

14

- Выражение для S можно записать также в следующем виде:

$$S = a \oplus b \oplus p$$

- Так как операция «сумма по модулю 2» коммутативна (переменные можно менять местами), то следует, что три входа полного двоичного сумматора абсолютно равноправны и на любой из них можно подавать любую входную переменную
- Это полезно помнить, разводя печатные платы, на которых установлены ИС сумматоров

Сумматоры


15

Параллельный сумматор с последовательным переносом

- Сумматор для параллельных операндов с последовательным переносом строится как цепочка одноразрядных сумматоров, соединенных последовательно по цепям переноса

Схема с одноразрядными сумматорами, вырабатывающими инверсии суммы и переноса

- Там, где в разряд сумматора должны подаваться инверсные аргументы, в их линиях имеются инверторы, а там, где вырабатывается инверсная сумма, инвертор включен в выходную цепь
- Важно, что инверторы не входят в цепь передачи переноса — они при этом не замедляют работу сумматора в целом.



Сумматоры

16

- Длительность суммирования для этой схемы в наихудшем случае распространения переноса по всей цепочке разрядов составит

$$t_{SM} = t_{ac} + (n - 2)t_{cc} + t_{cs},$$

где n — разрядность сумматора

- Время суммирования практически пропорционально разрядности сумматора

Сумматоры

17

Параллельный сумматор с параллельным переносом

- Сумматоры для параллельных операндов с параллельным переносом разработаны для получения максимального быстродействия
- Построение сумматоров многоразрядных слов на основе нормальных форм дает неприемлемо громоздкие схемы
- Реальные схемы сумматоров имеют модульную структуру, т. е. состоят из подсхем (разрядных схем), что резко упрощает их, но не дает предельно возможного быстродействия

Сумматоры

18

- Сумматоры с параллельным переносом не имеют последовательного распространения переноса вдоль разрядной сетки
- *Во всех разрядах результаты вырабатываются одновременно, параллельно во времени*
- Сигналы переноса для данного разряда формируются специальными схемами, на входы которых поступают все переменные, необходимые для выработки переноса, т. е. те, от которых зависит его наличие или отсутствие

Сумматоры


19

- Это:
 - ▣ внешний входной перенос $C_{вх}$ (если он есть)
 - ▣ значения всех разрядов слагаемых, младших относительно данного
- Одноразрядные сумматоры, имеющиеся в разрядных схемах, упрощены, т. к. от них выход переноса не требуется, достаточно одного выхода суммы

Сумматоры

20

Структура сумматора с параллельным переносом



Сумматоры

21

- Для построения конкретной схемы удобно ввести две вспомогательные функции: генерации и прозрачности
- *Функция генерации* принимает единичное значение, если перенос на выходе данного разряда появляется независимо от наличия или отсутствия входного переноса: $g_i = a_i \cdot b_i$
- *Функция прозрачности* (транзита) принимает единичное значение, если перенос на выходе данного разряда появляется только при наличии входного переноса: $h_i = a_i \vee b_i$

Сумматоры

22

- Строго говоря,

$$h_i = a_i \bar{b}_i \vee \bar{a}_i b_i$$

но т. к. при $a_i = b_i = 1$, т. е. в ситуации, где между функциями ИЛИ и "исключающее ИЛИ" проявляется разница, перенос все равно формируется из-за $g_i = 1$, допустимо заменить функцию прозрачности на дизъюнкцию

- Теперь выражение для сигнала переноса можно записать в виде

$$C_i = g_i \vee h_i C_{i-1}$$

Сумматоры

23

- Перенос на выходе младшего разряда равен

$$C_0 = g_0 \vee C_{вх} h_0$$

т.е. он либо генерируется самим разрядом ($g_0 = 1$),
либо пропускается через него ($h_0 = 1$ и $C_{вх} = 1$)

- Перенос на выходе следующего разряда равен

$$C_1 = g_1 \vee C_0 h_1$$

- Подставив в это соотношение выражение для C_0 ,
получим

$$C_1 = g_1 \vee g_0 h_1 \vee C_{вх} h_1 h_0$$

Сумматоры

24

- Для следующего разряда аналогично получаем

$$C_2 = g_2 \vee C_1 h_2 = g_2 \vee g_1 h_2 \vee g_0 h_2 h_1 \vee C_{вх} h_2 h_1 h_0$$

- Приведенные формулы имеют ясный физический смысл — перенос на выходе разряда сгенерируется в нем или он придет от предыдущих разрядов при прозрачности тех, через которые он распространяется
- Для произвольного разряда с номером i можно записать

$$C_i = g_i \vee g_{i-1} h_i \vee g_{i-2} h_i h_{i-1} \vee \dots \vee g_0 h_i h_{i-1} \dots h_1 \vee C_{вх} h_i h_{i-1} \dots h_0$$

Сумматоры

25

- Перевод выражений в базис И-НЕ дает выражения, по которым строится многоразрядный сумматор

$$C_0 = \overline{\overline{g_0} \cdot \overline{C_{вх} h_0}} = \overline{\overline{a_0 b_0} \cdot \overline{C_{вх} h_0}};$$


$$C_1 = \overline{\overline{a_1 b_1} \cdot \overline{a_0 b_0 h_1} \cdot \overline{C_{вх} h_1 h_0}};$$

$$C_2 = \overline{\overline{a_2 b_2} \cdot \overline{a_1 b_1 h_2} \cdot \overline{a_0 b_0 h_2 h_1} \cdot \overline{C_{вх} h_2 h_1 h_0}};$$

Сумматоры

26

Схема сумматора с параллельным переносом



Сумматоры

27

- Время суммирования складывается из времени формирования функций прозрачности (одна задержка элемента И-НЕ), времени формирования функций переноса и задержки упрощенных одноразрядных сумматоров, что в результате дает $t_{SM} = (4...5) t_{И-НЕ}$
- Длительность суммирования не зависит от его разрядности, что является характерным признаком структур с параллельными переносами
- Однако фактически это не совсем так, поскольку с ростом разрядности сумматора увеличивается нагрузка элементов схемы, что увеличивает их задержки

Сумматоры

28

- Диапазон разрядностей, в которых проявляются достоинства сумматоров с параллельным переносом, небольшой
- До $n = 3...4$ преимущества имеют более простые схемы сумматоров с последовательным переносом, после $n = 8$ появляются перегруженные элементы и элементы с большим числом входов, что замедляет работу сумматора, требует введения развязывающих элементов с их задержками и т. п.

Сумматоры

29

Сумматоры групповой структуры

- В сумматорах групповой структуры схема с разрядностью n делится на l групп по m разрядов
- В группах и между ними возможны различные виды переносов, что порождает множество вариантов групповых сумматоров
- Основные варианты: с *цепным (последовательным)* и *параллельным переносами между группами*
- В самих группах перенос при этом может быть любым

Сумматоры


30

- Групповой сумматор с цепным переносом при n группах имеет $n - 1$ блок переноса
- Блоки переноса включены последовательно и образуют тракт передачи переноса
- Слагаемые разбиты на m -разрядные поля, суммируемые в группах, результат также составляется из m -разрядных полей
- Блоки переноса анализируют слагаемые в пределах группы, и если из группы должен быть перенос, то он появляется на выходе блока для подачи на вход следующей группы и в цепочку распространения переноса от младших групп к старшим

Сумматоры

31

Схема группового сумматора с цепным переносом



Сумматоры

32

- Переносы определяются формулами, приведенными выше для сумматоров с параллельным переносом
- Но сумматоры благодаря делению на группы существенно упрощаются — у них все блоки переноса имеют одинаковую сложность (все блоки анализируют m -разрядные операнды), тогда как в сумматоре с параллельными переносами сложность схем переноса непрерывно возрастает при переходе от предыдущего разряда к последующему (последняя схема переноса требует анализа операндов с разрядностью $n - 1$)

Сумматоры

33

- Максимальная длительность суммирования для варианта с цепным переносом

$$t_{SM} = (\ell - 1) t_{БП} + t_{гр}$$

- Функции прозрачности разрядов, необходимые для блоков переносов, вырабатываются либо в этих блоках, либо уже имеются в группах, если в них организован параллельный перенос, и могут поступать из групп
- Имея в виду реализацию блоков переноса и групп, показанную ранее для базиса И-НЕ, формулу для времени суммирования можно представить в виде:

$$t_{SM} = (2l - 1) t_{И-НЕ} + (4...5) t_{И-НЕ}$$

Сумматоры

34

- Сумматор с параллельными межгрупповыми переносами строится по структуре, сходной со структурой сумматора с параллельным переносом, в которой роль одноразрядных сумматоров играют группы
- Аппаратная сложность сумматоров с параллельными межгрупповыми переносами выше, чем сложность предыдущего варианта, но при больших разрядностях они дают преимущества по быстродействию

Сумматоры

35

- В групповом сумматоре с параллельными межгрупповыми переносами роль одного "разряда" играет группа, которую также характеризуют функциями генерации и прозрачности
- Обозначив эти функции большими буквами, можно записать выражения:

$$H = h_m h_{m-1} \dots h_1,$$

(группа прозрачна при прозрачности всех ее разрядов)

$$G_{rp} = g_m V g_{m-1} h_m V g_{m-2} h_m h_{m-1} V \dots V g_1 h_m h_{m-1} \dots h_2$$

Сумматоры

36

- Из групп собирается та же схема, что и из одноразрядных сумматоров, с параллельными межгрупповыми переносами согласно выражению для переноса на выходе группы с номером i :


$$C_i = G_i \vee G_{i-1}H_i \vee G_{i-2}H_{i-1}H_i \vee \dots \vee G_1H_2 \dots H_i \vee C_{\text{вх}}H_1H_2 \dots H_i.$$

- Схемы выработки переноса усложняются с ростом I
- Функции прозрачности H , могут вырабатываться как функции операндов или через использование функций прозрачности разрядов h , которые имеются в группах, если в них организован параллельный перенос

Сумматоры

37

Схема группового сумматора с параллельным переносом



Сумматоры

38

- Время суммирования в групповом сумматоре с параллельными межгрупповыми переносами равно

$$t_{SM} = t_h + t_g + t_c + t_{rp}.$$

- Имея в виду реализацию блоков переноса и групп, показанную ранее для базиса И-НЕ, время суммирования можно оценить как:

$$t_{SM} \geq 10t_{И-НЕ}$$

Сумматоры

39

- Так как групповой сумматор с параллельным межгрупповым переносом можно без существенных трудностей построить для достаточно большой разрядности, приведенная цифра является практической оценкой возможностей по быстродействию сумматоров вообще
- Если число разрядов очень велико, можно распространить способ организации параллельных переносов и на схему с тремя уровнями, считая групповой сумматор с двумя уровнями группой и организуя параллельный перенос между такими группами

Сумматоры

40

Сумматор с условным переносом

- Эта структура улучшает быстродействие сумматоров с последовательным переносом
- Идея построения сумматора с условным переносом:
 - ▣ Имея сумматор с n разрядами, делят его на две равные группы с разрядностями $n/2$
 - ▣ Старшую группу дублируют, так что в схему входят три сумматора с разрядностью $n/2$
 - ▣ На одном суммируются младшие поля операндов $A_{\text{мл}}$ и $B_{\text{мл}}$

Сумматоры


41

- На втором — старшие поля операндов при условии $C_{BX} = 1$, в третьем — старшие поля операндов при условии $C_{BX} = 0$
- После получения результата в младшем сумматоре становится известным фактическое значение переноса в старший сумматор, и из двух заготовленных заранее результатов выбирается тот, который нужен в данном случае
- Цепь последовательного переноса здесь как бы укорачивается вдвое, т. к. обе половины сумматора работают параллельно во времени

Сумматоры

42

Схема сумматора с условным переносом



Сумматоры

43


Накапливающий сумматор

- Накапливающий сумматор представляет собой сочетание комбинационного сумматора и регистра
- Работает по формуле, согласно которой к содержимому сумматора добавляется очередное слагаемое и результат замещает старое значение суммы
- Очередное прибавление слагаемого тактируется синхроимпульсами СИ
- Учитывая особенности функционирования, накапливающие сумматоры называют иногда аккумуляторами

Сумматоры

44

Структура накапливающего сумматора



Сумматоры

45


Последовательный сумматор

- Сумматор для последовательных операндов содержит всего один одноразрядный сумматор, обрабатывающий операнды поочередно разряд за разрядом, начиная с младшего
- Сложив младшие разряды, одноразрядный сумматор вырабатывает сумму для младшего разряда результата и перенос, который запоминается на один такт. В следующем такте складываются вновь поступившие разряды слагаемых с переносом из младшего разряда и т. д.
- Схема сумматора последовательных операндов, помимо сумматора, содержит сдвигающие регистры слагаемых и суммы, а также триггер запоминания переноса
- Регистры и триггер тактируются синхроимпульсами СИ

Сумматоры

46

Схема сумматора для последовательных операндов



Арифметико-логические устройства

47

- Арифметико-логические устройства АЛУ (ALU, Arithmetic-Logic Unit) выполняют над словами некоторый набор действий
- Основой АЛУ служит сумматор, схема которого дополнена логикой, расширяющей функциональные возможности АЛУ и обеспечивающей его перестройку с одной операции на другую
- Обычно АЛУ реализуются как четырехразрядные. Для наращивания разрядности объединяются с формированием последовательных или параллельных переносов

Арифметико-логические устройства

48

- АЛУ имеет входы:
 - ▣ операндов А и В
 - ▣ выбора операций S
 - ▣ переноса C_i
 - ▣ режима M (Mode), сигнал которого задает тип выполняемых операций: логические ($M = 1$) или арифметико-логические ($M = 0$)

Арифметико-логические устройства

49

- АЛУ имеет выходы:
 - ▣ результат операции F
 - ▣ функции генерации G и прозрачности H , используемые для организаций параллельных переносов при наращивании размерности АЛУ
 - ▣ выходной перенос C_o
 - ▣ выход сравнения на равенство с открытым коллектором $A = B$

Арифметико-логические устройства


50

- В силу самодвойственности выполняемых операций условное обозначение и таблица истинности АЛУ встречаются в двух вариантах, отличающихся взаимно инверсными значениями переменных
- Реализуются 16 логических и 16 арифметико-логических операций
- 16 логических операций позволяют воспроизводить все функции двух переменных
- В арифметико-логических операциях встречаются и логические, и арифметические операции одновременно

Арифметико-логические устройства

51

Условное обозначение АЛУ



Арифметико-логические устройства

52

Перечень выполняемых АЛУ операций

S	Логические функции (M = 1)	Арифметико-логические функции (M = 0)
0	$\bar{A}$	$A + C_i$
1	$A \vee B$	$A \vee B + C_i$
2	$\bar{A}B$	$A \vee \bar{B} + C_i$
3	0	$1 + C_i$
4	$\bar{A}\bar{B}$	$A + \bar{A}\bar{B} + C_i$
5	$\bar{B}$	$A \vee B + \bar{A}\bar{B} + C_i$
6	$A \oplus B$	$A + \bar{B} + C_i$
7	$A\bar{B}$	$\bar{A}\bar{B} + 1 + C_i$
8	$\bar{A} \vee B$	$A + \bar{A}B + C_i$
9	$\overline{A \oplus B}$	$A + B + C_i$
10	B	$A \vee \bar{B} + \bar{A}B + C_i$
11	AB	$\bar{A}B + 1 + C_i$
12	1	$A + A + C_i$
13	$A \vee \bar{B}$	$A \vee B + A + C_i$
14	$A \vee B$	$A \vee \bar{B} + A + C_i$
15	A	$A + 1 + C_i$

Арифметико-логические устройства

53

□ Запись типа

$$A \vee \bar{B} + AB$$

следует понимать так: вначале поразрядно выполняются операции инвертирования B , логического сложения и умножения, а затем полученные указанным образом два четырехразрядных числа складываются арифметически

Арифметико-логические устройства

54

- При операциях над словами большой размерности АЛУ соединяются друг с другом с организацией последовательных или параллельных переносов
- В последнем случае совместно с АЛУ применяют блоки ускоренного переноса (CRU, Carry Unit), получающие от отдельных АЛУ функции генерации и прозрачности, а также входной перенос и вырабатывающие сигналы переноса
- Блок CRU вырабатывает также функции генерации и прозрачности для всей группы обслуживаемых им АЛУ, что при необходимости позволяет организовать параллельный перенос на следующем уровне (между несколькими группами из четырех АЛУ)

Арифметико-логические устройства

55

Схема наращивания АЛУ при последовательном переносе





Схема наращивания АЛУ при параллельном переносе



Арифметико-логические устройства


56

- Возможно построение схемы выработки сигналов сравнения слов для группы АЛУ
- Выход сравнения на равенство выполняется по схеме монтажной логики для выходов типа ОК
- Комбинируя сигнал равенства слов с сигналом переноса на выходе группы при работе АЛУ в режиме вычитания, легко получить функции $F_{A \geq B}$ и $F_{A \leq B}$:
 - ▣ Если $A < B$, то при вычитании возникает заем из старшего разряда и $F_{A \leq B} = 1$
 - ▣ Если заем отсутствует ($A > B$), то получим $F_{A \geq B} = 1$

Арифметико-логические устройства

57

Схема реализации функций компаратора для группы АЛУ



Двоичные умножители

58

Последовательные умножители

(традиционный метод умножения за счет сдвигов и сложений)

Рассмотрим организацию устройства, реализующего умножение по четвертому методу

Пример 1. Умножить по четвертому методу два целых числа без знака: $A = 111$, $B = 101$ ($n = 3$).


Решение. Умножение с младших разрядов МТ со сдвигом СЧП вправо:
 $V = A2^4 = 111000$.

Шаг	МТ	Мн и СЧП	Действие
0	101	000000	$СЧП_0 = 0$
1	10 $\boxed{1}$	111 111000 011100	$ЧП_0 = Vb_0 = V$ $СЧП_1 = СЧП_0 + ЧП_0$ $СЧП_1 2^{-1}$ (сдвиг СЧП вправо)
2	1 $\boxed{0}$ 1	000 011100 001110	$ЧП_1 = Vb_1 = 0$ $СЧП_2 = СЧП_1 2^{-1} + ЧП_1$ $СЧП_2 2^{-1}$ (сдвиг СЧП вправо)
3	$\boxed{1}$ 01	111 1000110 100011	$ЧП_2 = Vb_2 = V$ $СЧП_3 = СЧП_2 2^{-1} + ЧП_2$ $P = СЧП_3 2^{-1}$ (сдвиг СЧП вправо)

Двоичные умножители

59

Операционная часть устройства умножения



Двоичные умножители

60

- В исходном состоянии множимое 111 загружено в *регистр множимого*, *регистр СЧП* очищен (установлен в состояние 0000), и множитель 101 загружен в *регистр множителя*
- Регистр СЧП и регистр множителя при выполнении сдвига вправо рассматриваются как единый регистр. Это отражено на рисунке стрелкой, соединяющей оба регистра

Двоичные умножители


61

- Кроме того, в состав устройства умножения входит счетчик циклов, в который в исходном состоянии загружается число циклов умножения 11 (десятичное число 3)
- Счетчик циклов выдает осведомительный сигнал, который устанавливается в 1, когда содержимое счетчика становится равным 00

Двоичные умножители

62

Поэтапный процесс выполнения умножения



Двоичные умножители

63

- На *первом этапе* осуществляется очистка регистра СЧП, а также загрузка регистров множимого, множителя и счетчика циклов
- Далее начинается ***первый цикл*** умножения, который включает два этапа
- На *втором этапе* выполняется сложение содержимого регистра СЧП 0000 и регистра множимого, так как осведомительный сигнал x_1 (младший разряд множителя) равен единице. В результате в регистре СЧП получается первая сумма частичных произведений

Двоичные умножители

64

- На *третьем этапе* содержимое регистра СЧП и регистра множителя (при сдвиге вправо они рассматриваются как единый регистр) сдвигаются на один разряд вправо
- При этом уходит из регистра и теряется единица крайнего правого разряда множителя
- На этом этапе содержимое счетчика циклов становится равным 10, поэтому осведомительный сигнал $x_2 = 0$, и, следовательно, можно начинать следующий цикл умножения (т. е. процесс умножения еще не закончен, и его надо продолжать)

Двоичные умножители

65

- **Второй цикл** умножения включает только один этап, на котором содержимое регистра СЧП и регистра множителя сдвигаются на один разряд вправо, а содержимое счетчика циклов уменьшается на единицу. При этом уходит из регистра и теряется бит разряда двоек множителя
- В этом цикле отсутствует операция сложения содержимого регистра СЧП и регистра множителя. Это связано с тем, что при переходе к циклу 2 осведомительный сигнал $x_1 = 0$. Это означает, что второй разряд множителя равен 0

Двоичные умножители

66

- В этом случае, как это делалось в рассмотренных выше примерах, к содержимому регистра СЧП необходимо было бы добавить код 000. Но эта операция не приводит к изменению содержимого регистра СЧП, а это, в свою очередь, означает, что на самом деле никакого сложения производить не нужно.
- В этом цикле содержимое счетчика циклов становится равным 01, так что осведомительный сигнал $x_2 = 0$. Поэтому осуществляется переход к циклу 3

Двоичные умножители

67

- В *третьем цикле* умножения выполняются операции, аналогичные первому циклу
- На этом цикле выполнение умножения заканчивается, так как содержимое счетчика циклов становится равным 00 (осведомительный сигнал $x_1 = 1$)
- При этом младшие три разряда регистра СЧП и регистр множителя содержат полное произведение 100011 (десятичное число 35)

Двоичные умножители

68

Матричные умножители

- Матричная схема умножения заключается в параллельном вычислении всех частичных произведений
- Если рассмотреть общую схему умножения, то нетрудно заметить, что отдельные разряды ЧП представляют собой произведения вида $a_i b_j$, то есть произведение определенного бита множимого на определенный бит множителя
- Это позволяет вычислить все биты частичных произведений одновременно с помощью n^2 схем «И»

Двоичные умножители

69

- Различия в матричных схемах умножения проявляются в основном в способе суммирования полученных частичных произведений
- С этих позиций используемые схемы умножения можно подразделить на
 - ▣ *матричные*
 - ▣ *с древовидной структурой*

Двоичные умножители

70

- В обоих вариантах суммирование осуществляется с помощью массива взаимосвязанных одноразрядных сумматоров
- В *матричных* умножителях сумматоры организованы в виде матрицы, а в *древовидных* они реализуются в виде дерева того или иного типа
- Различия в рамках каждой из этих групп выражаются в количестве используемых сумматоров, их виде и способе распространения переносов, возникающих в процессе суммирования

Двоичные умножители

71

- В матричных умножителях суммирование осуществляется матрицей сумматоров, состоящей из последовательных линеек (строк) одноразрядных сумматоров с сохранением переноса (ССП)
- По мере движения данных вниз по массиву сумматоров каждая строка SSP добавляет к СЧП очередное частичное произведение
- В последней строке формируется окончательный результат

Двоичные умножители

72

- Поскольку промежуточные СЧП представлены в форме с сохранением переноса, во всех схемах, вплоть до последней строки, где формируется окончательный результат, распространения переноса не происходит
- Это означает, что задержка в умножителях зависит только от «глубины» массива (числа строк сумматоров) и не зависит от разрядности операндов

Двоичные умножители

73

- Наряду с высоким быстродействием важным достоинством матричных умножителей является их регулярность, что особенно существенно при реализации таких умножителей в виде интегральной микросхемы
- С другой стороны, подобные схемы занимают большую площадь на кристалле микросхемы, причем с увеличением разрядности сомножителей эта площадь увеличивается пропорционально квадрату числа разрядов

Двоичные умножители

74

- Вторая проблема с матричными умножителями — низкий уровень использования аппаратуры. По мере движения СЧП вниз каждая строка задействуется лишь однократно, когда ее пересекает активный фронт вычислений
- В то же время, это обстоятельство может быть использовано для повышения эффективности вычислений путем конвейеризации процесса умножения, при которой по мере освобождения строки сумматоров она может быть использована для умножения очередной пары чисел

Двоичные умножители


75

- Матричная схема умножения сводится к параллельному формированию битов из n n -разрядных частичных произведений с последующим их суммированием с помощью матрицы сумматоров
- Такая схема известна как умножитель Брауна
- Биты частичных произведений (ЧП) вида $a_i b_j$ формируются с помощью элементов «И»
- Для суммирования ЧП применяются два вида одноразрядных сумматоров с сохранением переноса: полусумматоры (ПС) и полные сумматоры (СМ)

Двоичные умножители

76

Матричный умножитель Брауна для 4-разрядных двоичных чисел



Двоичные умножители

77

- Матричный умножитель $n \times n$ содержит n схем «И», n ПС и $(n^2 - 2n)$ СМ
- Если принять, что для реализации полусумматора требуются 2 логических элемента, а для полного сумматора – 5, то общее количество логических элементов в умножителе составляет

$$n^2 + 2n + 5(n^2 - 2n) = 6n^2 - 8n$$

- Умножитель Брауна можно использовать только для перемножения чисел без знака. Для перемножения чисел со знаком в дополнительном коде используются другие схемы, например, Бо-Вули, Пезариса

Двоичные умножители

78

- Быстродействие умножителя определяется наиболее длинным маршрутом распространения сигнала, который в худшем случае включает в себя прохождение одной схемы «И», двух ПС и $(2n - 4)$ СМ
- Полагая задержки в схеме «И» и полусумматоре равными τ , а в полном сумматоре — 2τ , общую задержку в умножителе можно оценить выражением
$$(4n - 5)\tau$$

Двоичные умножители

79

- Чтобы сократить ее длительность, n -разрядный сумматор с последовательным переносом в нижней строке умножителя можно заменить более быстрым вариантом сумматора
- Однако это увеличивает число используемых в умножителе логических элементов и ухудшает регулярность схемы
- В общем случае задержка в матричных умножителях пропорциональна их разрядности

Двоичные умножители

80

- Для повышения производительности умножителя используется способ суммирования ЧП, исключая затраты времени на распространение переносов
- Достигается это за счет представления ЧП в избыточной форме, благодаря чему суммирование двух чисел не связано с распространением переноса вдоль всех разрядов числа
- Наиболее употребительной формой такого избыточного кодирования является так называемая *форма с сохранением переноса*

Двоичные умножители

81

- В ней каждый разряд числа представляется двумя битами cs — перенос (c) и сумма (s)
- При суммировании двух чисел в форме c с сохранением переноса перенос распространяется не далее, чем на один разряд
- Это делает процесс суммирования значительно более быстрым, чем в случае сложения с распространением переноса вдоль всех разрядов числа

Двоичные умножители


82

- Сократить задержку, свойственную матричным умножителям, удастся в схемах, построенных на основе двоичного дерева — по древовидной структуре
- Если в матричных умножителях для суммирования n частичных произведений требуется n ступеней сумматоров, то в древовидных схемах количество ступеней сумматоров пропорционально $\log_2 n$
- Соответственно числу ступеней суммирования сокращается и время вычисления СЧП


Двоичные умножители

83

Суммирование частичных произведений в умножителях:



с матричной структурой



со структурой двоичного
дерева

Двоичные умножители

84

- Древовидные умножители включают в себя три ступени:
 - ▣ степень формирования битов частичных произведений, состоящую из n^2 элементов «И»
 - ▣ степень сжатия частичных произведений. Реализуется в виде дерева параллельных сумматоров, служащего для сведения частичных произведений к вектору сумм и вектору переносов. Сжатие реализуется несколькими рядами сумматоров, причем каждый ряд вносит задержку, свойственную одному полному сумматору;

Двоичные умножители

85

- ступень заключительного суммирования, где осуществляется сложение вектора сумм и вектора переносов с целью получения конечного результата. Обычно здесь применяется быстрый сумматор с временем задержки, пропорциональным $\log_2 n$

Двоичные умножители

86

- Стандартное двоичное дерево не является самой эффективной древовидной структурой, поскольку не позволяет в полной мере воспользоваться возможностями полного сумматора, позволяющего одновременно суммировать сразу три входных бита
- По этой причине на практике в умножителях с древовидной структурой применяют иные древовидные схемы
- С другой стороны, такие схемы не столь регулярны, как двоичное дерево, а регулярность структуры — одно из основных требований при создании интегральных микросхем

Двоичные умножители


87

- Различие между древовидными схемами касается, главным образом, способа сжатия частичных произведений и формирования вектора сумм и вектора переносов
- Наибольшее распространение получили три древовидных схемы суммирования ЧП: дерево Уоллеса, дерево Дадда и перевернутое ступенчатое дерево


Двоичные умножители

88

Суммирование ЧП с помощью дерева Уоллеса в умножителе 4x4



логика суммирования



точечная диаграмма

Двоичные умножители


89

- Для пояснения структуры дерева сумматоров часто применяют так называемую точечную диаграмму
- В ней точки обозначают биты частичных произведений, прямые диагональные линии представляют выходы полных сумматоров, а перечеркнутые диагонали — выходы полусумматоров

Двоичные умножители

90

Умножитель 4 x 4 со структурой дерева Уоллеса



Двоичные умножители

91

- Схема Уоллеса считается наиболее быстрой, но в то же время ее структура наименее регулярна, из-за чего предпочтение отдается иным древовидным структурам
- Основная сфера использования умножителей со схемой Уоллеса - перемножение чисел большой разрядности. В этом случае быстроедействие имеет основное значение
- При умножении чисел небольшой разрядности более распространена другая схема сжатия суммирования ЧП — схема дерева Л. Дадда